Samsung mit erstem, lauffähigem DDR4-Speicher

RamPer Pressemitteilung informiert Samsung über die Fertigstellung eines ersten DDR4-Speichermoduls. Es wurde in 30 Nanometer feinen Strukturen gefertigt, benötigt nur 1,2 Volt Betriebsspannung und soll mit etwa 40 Prozent weniger Energie auskommen als aktuelle DDR3-Speichermodule.

Das fertiggestellte DDR4-Speichermodul, das Ende letzten Monats getestet wurde, war 2 GiB groß und 266 MHz (DDR4-2133) schnell und somit auf Augenhöhe mit derzeitigem DDR3-Speicher. Verläuft die Entwicklung nach Plan, sind irgendwann DDR4-4266-Module marktreif, wie wir in unserer letzten News DDR4: Mehr Performance, weniger Energie darlegten.

Abschließend eine tabellarische Übersicht der DDR-Speichertypen:

.DDRDDR2DDR3DDR4
Taktfrequenzen100-200 MHz200-533 MHz400-800 MHz1066-2133 MHz
GeschwindigkeitenDDR200-DDR400DDR2-400-DDR2-1066DDR3-800-DDR3-1600DDR4-2133-DDR4-4266
Takt der Speicherzelle200 MHz
(DDR400)
200 MHz
(DDR2-800)
200 MHz
(DDR3-1600)
200 MHz
(DDR4-3200)
Spannung2,5 Volt1,8 Volt1,5 Volt1,2 Volt


Kommentar schreiben

  • Loggen Sie sich oben mit ihren Benutzerdaten ein, um Kommentare zu verfassen.
  • Falls Sie noch kein Mitglied sind, können Sie sich in unserem Forum registrieren.

10 Kommentare

10.) Luk Luk 07.01.2011 - 14:59 Uhr
Danke für die Aufklärung :)
9.) isigrim 07.01.2011 - 11:14 Uhr
@Phenocore
Ja, das mit den kleineren Autos war tatsächlich nonsens, was ich aber meinte war, dass es eben besser ist, die Leitungen effizienter zu nutzen. Das heißt die Leitungen werden nicht größer und die Verdrahtung nicht kompliizierter, gleichzeitig können aber doppelt so viele Pakete fahren. Das heißt man hat keine Kostensteigerungen aber mehr Bandbreite. Aber mein Beitrag war derart unsinnig .... :oops:

Danke für die Aufklärung zu Ivy Bridge, an den Ringbus hatte ich noch nicht gedacht.
8.) Phenocore 07.01.2011 - 09:06 Uhr
isigrim:
@phenocore
Je mehr channels desto aufwendiger die Anbindung. Damit braucht man mehr Pins, ein aufwendigeres pcb etc. Folglich steigt der preis enorm.

Von einer enormen Preissteigerung würde ich nicht reden. Siehe Radeon HD5770 128bit vs Radeon HD6850 256bit. Wenn man bedenkt, dass die HD6850 einen größeren Chip verbaut hat und die Stromversorgung für mehr Stromfluss ausgelegt werden muss (+aufwendigerer Kühler), bleibt da nicht besonders viel Preisspielraum, der für die größere Anbindung drauf geht. Auch durch das Sideportmemory, was ja im Grunde eine zusätzliche 64bit Verbindung auf dem Mainbard bedeutet, wurden die 875G-Mainboards nicht sonderlich teurer, der Preisaufschlag belief sich auf 0 bis <10 Euro im Retailhandel, wobei der zusätzliche RAM auch bezahlt werden musste.

isigrim:
Der Speicher überträgt dagegen ja mehr Pakete pro Leitung als ddr3, also die Autos werden auch kleiner, oder?

Der Prefetch wird erhöht. D.h in die Datenpaketautos werden mit doppelter Anzahl an Paketen beladen, was bei einem kleineren Auto wohl nicht möglich wäre. In meinem Analogon würd ich daher nicht von kleineren Autos reden...

Der limitierende Faktor ist ja nicht die Leitung, daher ist es da egal, wie groß die Datenpaketautos dort sind, bzw. wie viele Packete dort übertragen werden, sondern der Speichertakt der Speicherzelle. Daher versucht man so viele Datenpakete wie nur möglich in einem Speichertaktzyklus zu übertragen. Die Datenpakete kommen bedingt durch den gleich bleibenden Speicherzellentaktzyklus nicht schneller an, durch das Prefetch teilweise sogar langsamer, es kommen lediglich mehr an.


Luk Luk:
Ist es eigentlich physikalisch nicht möglich, die Speicherzelle höher zu takten, oder warum werden nur die Datenpakete vermehrt pro Takt?

Möglich ist es schon, im gewissen Rahmen sogar mit den aktuellen Speicherzellen. Das siehst du ja am "Übertakter-RAM". DDR3 2133 taktet die Speicherzelle mit 266 MHz (so wie auch DDR2-1066). Wobei ich denke, dass diese Taktraten auch bei DDR3 noch standardisiert werden. Alles was darüber hinaus geht, bleibt aber wohl "Übertakter-RAM", der dann auch meist mit mehr Spannung und damit höherem Verbrauch realisiert wird. Je höher die Speicherzelle taktet, desto schwieriger wird es das Signal noch als 1 oder 0 auszulesen, was dann mit höheren Spannungen noch bis zu einem gewissen Grad kompensiert wird. Wenn man die Speicherzelle anders gebaut hätte, wären auch höhere Taktraten möglich. Der Cache auf der CPU läuft ja auch mit Prozessortakt, verbraucht aber auch deutlich mehr Platz auf dem Silizium...

isigrim:
Intel wird dem bei Ivy Bridge vielleicht wirklich durch die Integration von Grafikspeicher auf dem Chip entgehen. AMD kann das nicht, weil sonst ihr Fusion-Konzept mit gemeinsamem Speicher den Bach runter geht.

Intel kann das mit dem aktuellen Design auch nicht, denn die GPU spricht über den L3-Cache mit dem gemeinsamen Speichercontroller, der den gemeinsamen RAM anspricht. Würde man einen dedizierten RAM-Verbauen, könnte man die GPU wieder vom L3-Cache trennen und müsste die GPU dann mit eigenem Speichercontroller ausstatten. Das wäre ein völlig konträrer Ansatz zu dem was Intel mit Sandy Bridge eingeführt hat und man würde sich wieder nach dem Sinn des internen Ringbusses fragen. Lediglich für CPU-Kerne hat auch die Crossbar gut funktioniert und Intel hat gemeint, dass der Ringbuss noch eine Weile die CPUs begleiten wird, auch daher erscheinen die Spekulationen um einen dedizierten Speicher für die Intel iGPU bei Iviy Bridge an den Haaren herangezogen.
7.) eXEC 07.01.2011 - 08:45 Uhr
Nein, es steigt schlichtweg die Bandbreite, nicht mehr und nicht weniger. Der einzelne Speicherchip interessiert da sowieso nicht, es ist nur die Bandbreite des kompletten RAMs wichtig. SingleChannel hat z.B. ne Busbreite von 64bit, DualChannel 2x 64bit und TrippleChannel 3x 64bit.
Und DDR4 hat im Vergleich zu DDR3 satt eines "Achtfach-Prefetch" ein "Sechszehnfach-Prefetch". Erstmal wird bei der auf- und absteigenden Datenflanke jeweils ein bit ausgelesen (also 2x Prefetch), danach steigert sich die Taktrate des I/O-Buffers um das 2x (DDR2), 4x (DDR3) bzw. 8x (DDR4). Der I/O-Buffer ist die Stelle am RAM, mit der die restlichen Komponenten des Systems über den Speichercontroller kommunizieren, z.B. der Prozessor. Das Prinzip funktioniert, weil der I/O-Buffer gleichzeitig auf mehrere Speicherchips zugreifen kann und somit die Leistung pro Speicherchip unwichtig ist. Die Anbindung eines einzelnen Speicherchips an den I/O-Buffer ist aber wie schon genannt seit DDR-RAM immer gleich. Gibt ein schönes Bild, da kann man es sich besser vorstellen:
http://images.tecchannel.de/images/tecc ... 00x700.jpg
6.) isigrim 07.01.2011 - 00:12 Uhr
@phenocore
Je mehr channels desto aufwendiger die Anbindung. Damit braucht man mehr Pins, ein aufwendigeres pcb etc. Folglich steigt der preis enorm. Der Speicher überträgt dagegen ja mehr Pakete pro Leitung als ddr3, also die Autos werden auch kleiner, oder?
5.) Luk Luk 07.01.2011 - 00:00 Uhr
Ist es eigentlich physikalisch nicht möglich, die Speicherzelle höher zu takten, oder warum werden nur die Datenpakete vermehrt pro Takt?
4.) Phenocore 06.01.2011 - 22:48 Uhr
Wie schon gesagt. Der Speicher wird nicht schneller! Wenn die Bandbreite limitiert kann man genau so gut auch einfach aus Dual-Chanel, Tri-Chanel oder Quad-Chanel machen... Kommt letztendlich ebenso auf mehr Bandbreite raus...

Dedizierte Grafikkarten sind schon lange mit 256-bit-Anbindung unterwegs, wäre also nicht so das Problem...
3.) isigrim 06.01.2011 - 22:41 Uhr
@VinD
Schnellerer Speicher wird für die zunehmende Verschmelzung der Komponenten wichtig. Für die AMDs Llano zum Beispiel, wenn man da eine Mainstream-GPU und vier CPU-Kerne an den gleichen Systemspeicher hängen will. Intel wird dem bei Ivy Bridge vielleicht wirklich durch die Integration von Grafikspeicher auf dem Chip entgehen. AMD kann das nicht, weil sonst ihr Fusion-Konzept mit gemeinsamem Speicher den Bach runter geht.
2.) Phenocore 06.01.2011 - 22:21 Uhr
Vor 2013 wird der auch nicht mehr kommen. IVY Bridge wird 2012 auf DDR3 setzen. Die Roadmap in der verlinkten News spricht gar von 2015...

Das lustige ist ja, dass der RAM gar nicht schneller wird. Die Speicherzellen takten immer noch mit 200 MHz und die Latenzen sind immer noch im 10ns Bereich und das seit DDR-Einführung.

Das einzige was steigt ist die Bandbreite. Um es mal mit einem Autobeispiel zu untermalen. Die Datenpaketautos fahren seit DDR gleich schnell, es werden nur dickere Datenpaketautos (aus PKWs werden Minivans und Lastwagen), die auf der Datenautobahn fahren.

Zur Spannungsabsenkung braucht man übrigens auch keinen neuen DDRx-Irgndwas ram. Es reicht einfach bei der nächsten Strukturverkleinerung die Spannung noch weiter abzusenken. Die RAM-Hersteller tun immer so, als wäre die Spannungsabsenkung ein verdienst des neuen DDR-Standards, dabei hat das damit im Grunde nichts zu tun. Man weiß bloß, dass die Fertigung in ein paar Jahren wieder einen Shrink macht und plant in den Spezifikationen gleich die Spannungssenkung mit ein, und verkauft es dann als neues Feature.
1.) VinD 06.01.2011 - 22:13 Uhr
was nützt schneller RAM wenn die Festplatten immernoch limitieren? Vor 2013 seh ich keinen sinn in DDR4, außer der Stromeinsparung