AMD mit Upgrade beim Fertigungsprozess?

AMDWir hatten heute bereits über einige neue Details zu AMDs Turbo Core-Technologie berichtet. Mehr oder minder beiläufig berichtet Techreport, dass AMD für die neuen Thubans im E0-Stepping ein so genanntes Low-K-Dielektrikum nutzt. Spekuliert wurde darüber bereits länger, besonders seitdem der Phenom II X6 1090T mit 6x 3,2 GHz Taktfrequenz sowie einer TDP von lediglich 125 Watt auf der (inoffiziellen) Roadmap steht.
Zwar sind auch allgemeine Verbesserungen in der Fertigung denkbar, allerdings hat es AMD erst vor wenigen Monaten geschafft, die TDP des Phenom II X4 965 (4x 3,4 GHz) von 140 auf 125 Watt zu senken. Dementsprechend kann es als sehr schwer angesehen werden, direkt zum Produktstart einen mit 3,2 GHz getakteten Hexa-Core-Prozessor anzubieten und dabei die Marke von 125 Watt einzuhalten.

Als Low-K-Dielektrikum bezeichnet man spezielle Materialien für Isolator-Schichten zwischen einzelnen Kupfer-Leiterbahnen in modernen Prozessoren. Diese Leiterbahnen verlaufen in vielen Ebenen über den eigentlichen Schaltungen und verbinden einzelne Funktionsblöcke wie ein Straßennetz in einer Großstadt einzelne Gebäude und Stadtteile. Da diese wie bereits erwähnt in mehreren Ebenen verlaufen und sich in kaum zählbarer Anzahl kreuzen oder parallel verlaufen, entstehen so genannte parasitäre Kapazitäten - aus physikalischer Sicht also Kondensatoren.

Low-K Dielektrikum

Um die Leistungsaufnahme zu verringern und/oder die Taktbarkeit zu verbessen, ist es notwendig, die Kapazität dieses Kondensators so gering wie möglich zu halten. Hierzu gäbe es drei Möglichkeiten, eine Vergrößerung des Leiterbahn-Abstands oder eine Verringerung der Kontaktfläche. Ersteres ist aufgrund der Verkleinerung von Strukturen praktisch nicht machbar, letzteres hätte eine höhere Stromdichte und somit höhere Widerstände in den Leiterbahnen zur Folge - sprich am Ende eine höhere Leistungsaufnahme. Bleibt eine Verringerung der Dielektrizitätszahl der Isolator-Schicht. Bisher wird meist SiO2 (Siliciumdioxid) als Isolator mit einer Dielektrizitätszahl von 4 genommen. Durch neue, Metall-organische Low-K-Materialien ist es möglich, die Dielektrizitätszahl weit unter den Wert 4 zu senken, spätere Ultra-Low-K-Materialien (ULK) sollen gar Werte von weit unter 2,4 erreichen.
Welches neue Low-K-Material AMD verwenden soll, ist bisher leider nicht bekannt, eine Erklärung für die geringe TDP der neuen E0-Stepping-Prozessoren wäre die Tatsache an sich aber dennoch.

Weiterführende Literatur/Quellen:


Kommentar schreiben

  • Loggen Sie sich oben mit ihren Benutzerdaten ein, um Kommentare zu verfassen.
  • Falls Sie noch kein Mitglied sind, können Sie sich in unserem Forum registrieren.

7 Kommentare

7.) Flare 09.04.2010 - 20:02 Uhr
immerwieder gerne ;-)
6.) Daedalus 09.04.2010 - 10:10 Uhr
Jo, sowas in der Art habe ich gemeint. Danke für den Link.
5.) Flare 09.04.2010 - 01:27 Uhr
bei IBM war es glaub ich Vakuum. wie hießen die Dinger noch gleich ?

Achtung link von Außen:
IBM: Mit Vakuum zu schnelleren Chips
4. Mai 2007, 10:56
http://www.computerbase.de/news/allgeme ... uum_chips/
4.) Daedalus 08.04.2010 - 22:52 Uhr
@ N1truX: Den Chip welchen ich gesehen hatte bestand aus 12 Layern, was schon ganz ordentlich ist. Die mechanische Stabilität ist schon ein Problem, aber das Dielektrikum wurde nur an den direkten parasitären Kapazitäten herausgeätzt. Damit war das anscheinend wieder kein Problem. Allerding hatte ich keine Infos über Yields gesehen. Vielleicht standen die für ein Testsample 2 Jahre im Labor.
Diffusion spielt bei den Air Gaps auch keine Rolle. Wo nichts ist kann das Kupfer nicht hindifundieren.
3.) N1truX 08.04.2010 - 22:26 Uhr
Luft als ILD ist theoretisch möglich, aber auch nur theoretisch. Das Problem ist die mechanische Stabilität der Leiterbahnen. Das wäre wie eine Kilometer lange Brücke mit Kurven ohne Pfeiler oder sonstige stabilisierende Maßnahmen bauen zu wollen. Mag bei ganz, ganz simplen Strukturen vllt. funktionieren.
Deswegen probiert man schon länger poröse ILDs zu produzieren, aber auch hier nimmt die mechanische Stabilität ab und die Gefahr das Kupfer aus den Leiterbahnen in das ILD diffundiert wird mit zunehmender Porengröße sowie Porenanteil höher. Also müsste man wieder eine Art Diffusions-Barriere einbauen, allerdings ohne die Dielektrizitätszahl zu erhöhen.

Zwecks Anwendung auf GPUs: Anscheinend beherrscht AMD/GF die Technik und so wie es aussieht könnten die nächsten GPUs ja wenigstens zum Teil von GF kommen. Also warum nicht?
2.) Daedalus 08.04.2010 - 22:00 Uhr
Ja, geht auf jeden IC / ASIC.

Low k ist auf jedenfall ein Schritt in die richtige Richtung. Kann mich aber auch noch an eine Technologie von IBM erinnern, bei welcher der Isolator zwischen den Leiterbahnen herausgeätzt wurde. Damit war die Dielektrizitätszahl 1, da Luft als Isolator genutzt wurde. Wundere mich warum das noch nicht genutzt wird.
1.) Duplex 08.04.2010 - 20:54 Uhr
ob sich sowas auf grakas portieren lässt ? , wäre ja doch recht cool damit wäre man nvidia noch ein schritt vorraus in sachen Fertigungverfahren