AMDs Bulldozer-Architektur nimmt Formen an

AMDIn wenigen Stunden findet der so genannte AMD Analyst Day statt, der erneut den künftigen Kurs AMDs aufzeigen sollte, an dessen Ende dann wohl vorerst die für 2011 erwartete Prozessorarchitektur Bulldozer steht, welche AMD über Low-Cost- und Mainstream-Sparte hinaus wieder stark machen soll.
Auf Fudzilla finden sich vorab schon die ein oder anderen Details. Diese sind noch mit Vorsicht zu genießen, könnten aber schon heute Abend offiziell bestätigt werden.

Demnach plant AMD für 2011 unter der so genannten Scorpius-Plattform seine neuartige Bulldozer-Architektur einzuweihen, über die es nach dem Analyst Day an dieser Stelle auch einen ausführlichen Bericht geben soll.

  • 32 Nanometer SOI
  • bis zu 8 Kerne
  • 8 MiB shared L3-Cache
  • bis zu DDR3-1866
  • Sockel AM3r2


Der erste Prozessor auf Basis der neuen Mikroarchitektur soll Zambezi heißen, in 32 Nanometer-SOI-Technik bei Globalfoundries gefertigt werden und offiziell vier oder mehr Kerne besitzen - Fudzilla konkretisiert, dass es bis zu acht Kerne (Octa-Core) sind. Ferner informiert man, dass der L3-Cache, den sich vermutlich wieder alle Kerne teilen müssen, 8 MiB groß ausfällt, bis zu DDR3-1866 unterstützt wird und ein neuer Sockel namens AM3r2 zum Einsatz kommt, der rein namenstechnisch die Hoffnung ward, dass auf diesem auch aktuelle Phenom-Prozessoren noch betrieben werden können oder gar die neuen Prozessoren noch auf laufenden Sockel AM3-Boards eingesetzt werden können.

Unter dem Namen APM Boost Technology vermutet Fudzilla zudem ein Feature, welches ähnlich wie Intels Turbo Mode agieren könnte, nämlich bei Single-Threaded-Applikationen den Takt der benutzten Kerne automatisch heraufzusetzen.
Genährt oder besser gesagt erweitert wird diese Idee von zugrunde liegenden AMD-Patenten. Diese suggerieren, dass AMD nicht nur Kerne ansich unterschiedlich takten wird, sondern auch einzelne Funktionseinheiten (ALUs, FPUs, Caches etc.) unabhängig voneinander - selbstverständlich im festgelegten TDP-Rahmen.


Kommentar schreiben

  • Loggen Sie sich oben mit ihren Benutzerdaten ein, um Kommentare zu verfassen.
  • Falls Sie noch kein Mitglied sind, können Sie sich in unserem Forum registrieren.

7 Kommentare

7.) N1truX 12.11.2009 - 07:10 Uhr
Hi Dresdenboy, freut mich dich auch bei uns begrüßen zu dürfen ;)
6.) Dresdenboy 11.11.2009 - 20:12 Uhr
Falls jemand etwas zu diesen Details in den Patenten lesen möchte, kann ich mein Blog http://citavia.blog.de/ empfehlen. Allerdings frage ich mich auch nach der Quelle für die Angabe in diesem Newsartikel ;)
5.) N1truX 11.11.2009 - 16:47 Uhr
Das war mein Beitrag zur News, ich weiß also schon was damit gemeint ist ;) Und es ist eine Art Turbomodus, nur das AMD eben nicht (nur) die Cores untereinander anders taktet, sondern (auch) die Funktionseinheiten was wesentlich mehr Leistungsvorteile bringen würde.
Das Problem bei Intels Turbo-Mode ist, dass Windows gegensteuert indem es probiert alle cores gleich stark zu belasten und somit der Kern der in den Turbo schaltet eh wieder entlastet wird. Das würde bei einer prozessorinternen Steuerung auf der Ebene kein bzw. ein geringeres Problem darstellen.

Der höhere Synchronisationsaufwand ist natürlich vorhanden, liegt allerdings im Bereich des Lösbaren und wie in der News geschrieben steht hätte AMD auch das ein oder andere Patent für das ganze Projekt. Ob und wenn ja in wie weit das nun umgesetzt wird werden wir vielleicht heute oder erst später erfahren.
4.) VinD 11.11.2009 - 15:17 Uhr
Es wird angenommen, dass die Einheiten dynamisch hoch- sowie runtergetaktet werden.
"Diese suggerieren, dass AMD nicht nur Kerne ansich unterschiedlich takten wird, sondern [...]" Ich denke es bezieht sich auf die "APM Boost Technology" die ähnlich ist wie der "Turbo Mode" funktionieren soll.
Kann natürlich auch fehlinterpretiert sein, aber ich habe es so verstanden. Im laufe von Mund-zu-Mund-News können sich solche Einzelheiten natürlich verlieren.
Das Dynamische Takten der Einheiten hätte den Nachteil eines höheren Syncronisationsaufwands, da mehrere Prozesse mit unterschiedlichen Einheitenauslastungen simulant Paralel (eigendlich nur in Einzelteilen Seriel) ausgeführt werden und der Takt der Einheiten ständig variiert.
3.) N1truX 11.11.2009 - 14:40 Uhr
Nein eher nicht. Jedes Programm hat so seine Eigenart was die Auslastung spezieller Teile des CPUs angeht. Einige brauchen eher Cache als andere, die wiederum greifen öfter auf den RAM zu. Die eine App ist FP, die andere eher Int. lastig. Und je nachdem was die Anwendung eher beansprucht könnte man eben ein paar Watt z.B. bei den FPUs sparen und dann die für Int. aufgaben wichtigen Funktionseinheiten etwas höher takten. So haben die FPUs weniger (teuren) Leerlauf und die Int. Aufgaben können schneller bearbeitet werden.

Das Problem ist natürlich das man das nicht unendlich stark betreiben kann und einige Einheiten sind eh von Grund an Taktunfreudiger als andere. Sieht man ja bei nVidia in ihren GPUs - Da sind die Shader ja auch um einiges höher getaktet..
2.) VinD 11.11.2009 - 13:39 Uhr
Es kommt nichts zu spät, wenn es zu release alles reisen könnte ;)
"sondern auch einzelne Funktionseinheiten (ALUs, FPUs, Caches etc.) unabhängig voneinander" <- interessante Idee um die Wartezeiten der Einheiten untereinander zu unterbinden?!
1.) Jan-Nik 11.11.2009 - 13:25 Uhr
Klingt gut, nur leider so spät :(