Bericht: Intel Larrabee-Architektur21. Februar 2009

Seite 1/7

Einleitung

Noch befindet sich Larrabee in der Entwicklungsphase und auch der Termin für die Massenproduktion ist weiter unbekannt, dennoch hat Intel die Öffentlichkeit bereits mit detaillierten Informationen über die Grundarchitektur Larrabees versorgt, weswegen wir an dieser Stelle vorab einen Blick wagen möchten.

Es ist höchst interessant, zu erfahren, wie aus modifizierten CPUs eine Many-Core-CPU entstehen kann, die man sowohl als Grafikkarte als auch für High-Performance-Computing (HPC) verwenden kann.
Zuletzt erfahren Sie, welche neuen Möglichkeiten solch' eine Many-Core-CPU im Bereich Visual Computing eröffnen könnte.

Überblick

Auf der Folie ist der grobe Aufbau der Larrabee-Many-Core-Architektur schematisch dargestellt.

Intel Larrabee: Grober Aufbau

Das Grundprinzip ist leicht durchschaubar. In der Mitte sind viele x86-In-Order-Kerne mit einer 16-wide SIMD-Einheit (auch VPU genannt), wobei jeder Kern mit Caches ausgestattet ist. Mit einem Interprozessor Ring-Network werden alle Kerne über den L2-Cache miteinander verbunden. An diesen sind auch die Fixed-Function-Units angeschlossen sowie Speicher und I/O-Schnittstellen.
Auf den nächsten Seiten werden wir detailliert auf alle dargestellten Bausteine eingehen.

Seite 1/7